|
| _2025-06-08_17：17：15_ | 2025-06-08 17：17：15 | | RISC-V SoCReady SystemVIP - Breker Verification Systems | | 原文链接失效了?试试备份 | | TAGs:处理器 验证 | | Summary: The RISC-V SoCReady SystemVIP is a comprehensive verification solution for RISC-V SoCs from Breker. It includes a test suite for functional and performance operation evaluation, synthesis technologies for increased coverage and corner case detection, and is portable across various execution platforms. The test suite covers various aspects such as memory tests, system coherency, paging/IOMMU, system security, power management, and packet generation. The SystemVIP is built on Breker's Test Suite Synthesis platform for effective bug hunting and scenario modeling.RISC-V SoCReady SystemVIP 是 Breker 为 RISC-V SoC 提供的全面验证解决方案。它包括一个用于功能和性能作评估的测试套件，用于增加覆盖范围和极端情况检测的综合技术，并且可以在各种执行平台上移植。该测试套件涵盖内存测试、系统一致性、分页/IOMMU、系统安全、电源管理和数据包生成等各个方面。SystemVIP 基于 Breker 的 Test Suite Synthesis 平台构建，用于有效的错误搜寻和场景建模。 | |
|
| _2025_1_23_15：14：47_ | 2025_1_23 15：14：47 | | | 原文链接失效了?试试备份 | | TAGs:处理器 验证 | | saved date: Thu Jan 23 2025 15:14:47 GMT+0800 (中国标准时间) | |
| _2025_1_23_15：14：41_ | 2025_1_23 15：14：41 | | | 原文链接失效了?试试备份 | | TAGs:处理器 验证 | | saved date: Thu Jan 23 2025 15:14:41 GMT+0800 (中国标准时间) | |
| _2025_1_23_15：44：27_ | 2025_1_23 15：44：27 | | Veripool | | 原文链接失效了?试试备份 | | TAGs:处理器 验证 | | saved date: Thu Jan 23 2025 15:44:27 GMT+0800 (中国标准时间) | |
|
|
|
|
| _2025-05-19_19：09：58_ | 2025-05-19 19：09：58 | | 基于硬件仿真加速器的PCIe接口验证方法探究和实现 | | 原文链接失效了?试试备份 | | TAGs:处理器 验证 | | Summary: The Cadence Palladium Z1 hardware simulator can reach a maximum frequency of 4MHz, but it doesn't meet the requirements of the PCIe interface. To address this issue, the Palladium platform offers a solution by using SpeedBridge for rate adaptation on both ends.Cadence Palladium Z1 硬件模拟器可以达到 4MHz 的最大频率，但不符合 PCIe 接口的要求。为了解决这个问题，Palladium 平台提供了一种解决方案，使用 SpeedBridge 在两端进行速率自适应。 | |